MEARS Technologies macht sich an die Lösung kritischer Probleme der Halbleiterindustrie

Waltham, Massachusetts (ots/PRNewswire) -

- Bahnbrechende Technologie des Unternehmens verringert
Gate-Fehlerstrom bei Deep-Submikron-Prozessen und soll die
Lebensdauer herkömmlichen Halbleiterfertigung verlängern

Jahrzehntelang hat die Halbleiterbranche Alles unternommen, um
Chips zu liefern, die aufgrund der laufend verringerten
Prozessgeometrie alle zwei Jahre ihre Leistung verdoppelten.
Verringerte Schaltkreisabmessungen bringen höhere Leistung und
brauchen weniger Energie, was besonders für mobile Elektronikgeräte
wichtig ist, ein Marktsegment, das für einen grossen Teil des
Wachstums der Halbleiterbranche sorgt. Indes wird es zunehmend
schwieriger, das invertierte Energie-/Leistungs-Verhältnis aufrecht
zu erhalten, da die Schaltungsdesigns sich auf die 65 Nanometer (nm)
und darunter bewegen. Ein Faktor dabei ist, dass die physikalischen
Eigenschaften von Silizium selbst dabei einer der Engpässe bei der
Leistung darstellen. Dementsprechend wurde ein neues Unternehmen,
MEARS Technologies, speziell gegründet, um die physikalischen
Eigenschaften von Silizium zu überarbeiten und den Gate-Fehlerstrom
in NMOS-Transistoren um ganze 60 und in PMOS-Transistoren um bis zu
80 Prozent zu verringern und dabei den Ansteuerstrom für eine
Vielzahl von Deep-Submikron-Prozessen aufrecht zu erhalten. Durch
diesen eindeutigen Lösungsansatz versucht MEARS Technologies, der
Halbleiterindustrie ihre straffen Roadmaps weiter zu ermöglichen und
die bestehende Fertigungstechnik der Halbleiterindustrie weiter zu
nutzen.

"Siliziumchips machen rund 95 Prozent des
250-Mrd.-USD-Halbleitermarktes aus. Indes wird immer deutlicher, dass
die Beschränkungen, die Massenchips mit sich bringen, beginnen, die
Fähigkeit der CMOS-Fertigung zur Bereitstellung exponentiell
steigender Leistungen bei kontinuierlich niedrigeren Kosten und
niedrigerem Energieverbrauch zu beeinträchtigen", meint Bill McClean,
President von IC Insights, einem führenden
Markt-Analystenunternehmen, das die Halbleiterbranche analysiert.
"Obgleich kürzlich eingeführte Möglichkeiten eine realisierbare
kurzfristige Leistungssteigerung ermöglichen, ist die Industrie
insgesamt auf der Suche nach einer bahnbrechenden Lösung, die die
CMOS-Lebensdauer verlängert und die Verlustleistung verringert --
ohne, dass radikale Veränderungen bei den Werkstoffen oder riesige
Investitionen in neue Anlagen zur industriellen Fertigung der Chips
nötig werden."

MST(TM) Platform reduziert Gate-Fehlerstrom

MEARS Technologies will diese Chipleistungs- und
Energieverbrauchsprobleme direkt mit seiner neuen MST(TM) Platform
angehen. Statische Verlustleistung, die auch Gate-Fehlerstrom genannt
wird, kann ganze 70 Prozent des Gesamtenergieverbrauchs von im 65
nm-Prozess-Node gefertigten Chips verschlingen. Mithilfe eines
Lösungsansatzes, der die Einstellung der Bandlücke erlaubt, hat MEARS
Technologies seine patentierte MST Platform entwickelt. Damit
reduziert das Unternehmen den Gate-Fehlerstrom drastisch und liefert
einen enormen Vorteil für alle Applikationen die von verringertem
Stromverbrauch profitieren. Darüber hinaus verbessert die neue
Technologie den Ansteuerstrom, der direkt mit dem Halbleitertakt
verbunden ist.

"Die explosionsartige Zunahme der Zahl der Mobiltelefone und
andere persönlicher Elektronikgeräte hat widersprüchliche
Anforderungen bei Halbleitern mit gesteigerter Leistung und
verringertem Energieverbrauch zu Tage gebracht", meint Robert J.
Mears, Gründer und Präsident von MEARS Technologies. "Die Fähigkeit
der Industrie, auf derartige Anforderungen zu reagieren, hängt am
seidenen Faden der elektrischen Eigenschaften eines einzigen
Werkstoffs -- dem Silizium. Da die Chiphersteller versuchen,
möglichst viel Leistung aus ihren Transistoren zu holen, werden die
grundsätzlichen Eigenschaften von Silizium und das ihm eigene Oxid
zum Flaschenhals. Und obwohl einige Ansätze die
Leistungsanforderungen erfüllen konnten, bleiben die Energieprobleme
ungelöst. Durch einen neuen Ansatz zur Siliziumtechnik können wir
Siliziumeigenschaften verändern und so die Energieverwertung und die
Geschwindigkeit von Transistoren, die im Deep-Submikron-Prozess-Node
von 65 nm, 45 nm und darunter gefertigt werden. Dabei behalten wir
die Kompatibilität mit der Standardausrüstung für die industrielle
CMOS-Fertigung,wie sie für den allergrössten Teil der heutigen
Halbleiter verwendet wird, bei."

Kompatibel zu heutigen Standardfertigungsprozessen

Die MEARS Technologies MST Platform wurde so konstruiert, dass sie
vollständig mit den Baselineprozessen der Halbleiterhersteller, ob
Massen-CMOS oder strained Silium oder SoI (Silicon-on-Insulator),
kompatibel sind. Die Energieverbesserungen werden mithilfe der
Einstellung der Bandlücke erreicht, eine Technik, die auf einem
profunden Verständnis der Quantenmechanik moderner
Deep-Submikron-Chips aufbaut. In seiner ersten Implementierung ist
der MST Generation 1 eine Kanalersatztechnologie mit integriertem
Siliziumlaminat bzw. "Übergitter"-Schicht, die keine neuen Werkstoffe
für den Herstellungsprozess benötigt. Diese "Silicon-on-Silicon"
Lösung fügt lediglich einige wenige Schritte in den Standard
CMOS-Herstellungsprozess ein -- und das praktisch zum Nulltarif bzw.
ohne Auswirkung auf die Produktion.

Informationen zur MEARS Technologies Unternehmensleitung

Die MEARS Technologies Unternehmensleitung besteht aus einer
ausgewogenen Mischung von Werkstofftechnik und Physikexperten mit
einem mächtigen Fachwissen über die Halbleiterprozesstechnologien.
Dr. Robert J. Mears, Gründer und Präsident von MEARS Technologies hat
über 20 Jahre Forschungserfahrung in der Elektronik und Photonik. Es
ist zudem Erfinder des EDFV bzw. Erbium-dotierten Faserverstärkers
(EDFA - Erbium-doped Fiber Amplifier), der geholfen hat, das
Breitbandinternet zu ermöglichen. Dr. Mears leitet ein Team, zudem
auch Scott Kreps gehört, Vice President of Engineering, der über 20
Jahre Erfahrung in der Halbleiterproduktentwicklung und -fertigung,
mit Unternehmen wie Harris Semiconductor (nun Intersil) und Applied
Micro Circuits Corporation (AMCC). Darüber hinaus hat Dr. Marek
Hytha, der Chief Scientist, über 15 Jahre Erfahrungen im Bereich der
Physik kondensierter Materie und ist erfolgreicher Entwickler
zahlreicher ab initio quantenmechanischer Methoden zur Berechnung der
der chemischen und feststofflichen Eigenschaften von Materialien.

Die Strategie von MEARS Technologies besteht in der Bildung
langfristiger Partnerschaft zu Halbleiterlieferanten bzw.
-Herstellern von Weltklasseformat zur Löäsung der Probleme der
Chipleistung und des Energieverbrauchs bei 65-nm und darüber hinaus.
Weitere Informationen über MEARS Technologies und die MST Platform
erhalten Sie telefonisch unter +1-617-219-0600 oder per Internet
unter www.mearstechnologies.com .

Informationen zu MEARS Technologies

MEARS Technologies ist ein neues Werkstofftechnikunternehmen, das
Halbleiterchipherstellern und Auftrags-Foundries hochmoderne
Siliziumprozesse und Engineeringservices anbietet. Das Unternehmen
verbindet Kernkompetenz in der Werkstofftechnik und Quantenmechanik
mit praktischem Halbleiterprozesstechnologie Know-how zur Optimierung
der Energieausbeute und Leistung von in Deep-Submikron-Prozessen
gefertigten integrierten Schaltungen. Mit einem Lizenzierungsmodell
und breit abgedeckter Patentposition im Bereich der bahnbrechenden
Siliziumstrukturen, -Methoden und -Prozesse verbessert MEARS
Technologies die grundlegenden elektronischen Eigenschaften von
Silizium ohne dass neue Ausrüstung bzw. der Einsatz von exotischen
Werkstoffen erforderlich wären.

HINWEIS: MST ist eine Marke der MEARS Technologies.

Website: http://www.mearstechnologies.com

Originaltext: MEARS Technologies
Digitale Pressemappe: http://presseportal.de/story.htx?firmaid=64621
Pressemappe via RSS : feed://presseportal.de/rss/pm_64621.rss2

Pressekontakt:
Brad Langley, Porter Novelli, Tel. +1-408-369-4636, Email,
brad.langley@porternovelli.com, für MEARS Technologies