Mit seiner Sammlung programmierbarer 100G-Lösungen auf Basis der firmeneigenen 3PLDs der ABAX2-P-Reihe setzt Tabula branchenweit neue Maßstäbe

- Beispiellose Funktionsvielfalt durch die Kombination vier
branchenführender Technologien

Santa Clara, Kalifornien (ots/PRNewswire) - Das sich auf die
gezielte Weiterentwicklung programmierbarer Logik-Lösungen für
Netzwerkinfrastruktursysteme spezialisierende Unternehmen Tabula Inc.
kündigte heute eine umfassende Sammlung hochleistungsfähiger
Paketverarbeitungslösungen an. Mithilfe der Sammlung können die
anspruchsvollsten Probleme beim Umstieg von 10 auf 40G und 100G
gelöst werden. Insbesondere betrifft dies das Routing
hochleistungsfähiger Busse, den RAM-Datendurchsatz direkt auf dem
Chip und das sogenannte Timing Closure ultra-hochleistungsfähiger
Funktionen, die für derartige Systeme benötigt werden.

(Foto: http://photos.prnewswire.com/prnh/20130326/SF83415
[http://photos.prnewswire.com/prnh/20130326/SF83415])

In Kombination mit Tabulas neuem ABAX2P1 3PLD (der erste der
ABAX2-P-Reihe) bieten die Paketverarbeitungslösungen eine
einzigartige Funktionsvielfalt und ermöglichen unter anderem die
Verarbeitung von bis zu vier 100G-Streams auf einem einzigen Chip.
Hinzu kommt eine Suchmaschine mit 100G-Paketdaten-Unterstützung sowie
eine 12x10G-zu-100G-Brücke. Diese wegweisenden Entwicklungen wurden
dank der branchenführenden Technologie von Tabula in vier wichtigen
Bereichen ermöglicht: 1) programmierbare 3D-Architektur, 2)
RTL-Compiler, 3) hochmoderne Prozesstechnologie und 4) 3PLD-Bauteile.
Ab dem 8. April wird Tabula seine hochleistungsfähigen
Paketverarbeitungslösungen im Zuge einer erstmals stattfinden Serie
verschiedener Spacetime-Foren vorstellen. Die Serie eintägiger
Seminare wird in einem Dutzend verschiedener Städte in Nordamerika,
Asien und Europa bis in den Mai fortgesetzt. Mehr als 250 Ingenieure
von Originalgeräteherstellern großer Telekommunikations- und
Netzwerksysteme werden voraussichtlich an den Veranstaltungen
teilnehmen.

"Beim Umstieg von 10G auf 40G bis 100G haben FPGA-Nutzer große
Schwierigkeiten, den für diese Systeme erforderlichen Datendurchsatz
zu liefern", so Rich Wawrzyniak, Senior-Marktanalyst im Bereich ASIC
und SoC der Semico Research Corp. "Tabula stellt mit diesem Satz
programmierbarer Lösungen unter Beweis, dass der 3PLD des
Unternehmens bis zu vier 100G-Streams auf einem einzigen
programmierbaren Gerät unterstützt. Mit sonstigen programmierbaren
Lösungen war dies bisher nicht möglich."

Die hochleistungsfähige Referenzdesign-Sammlung zur
Paketverarbeitung besteht aus:

-- einem Referenz-Designkit für 12x10G-zu-100G-Brücken auf Grundlage
einer Gruppierungsfunktion, die üblicherweise in Kommunikationssystemen
Anwendung findet. Hinzu kommen die einzigartigen und
hochleistungsfähigen Bus-Steuerungsfunktionen des ABAX2P1-Bauteils.
-- einem Referenz-Designkit für 4x100G-Switches, das speziell für die
Migration von Rechenzentren von 10G auf 40G bis 100G konzipiert wurde
und durch die Fähigkeit des ABAX2P1-Bauteils zur Verarbeitung mehrerer
100G-Streams erst möglich wird.
-- einem TSE-Referenz-Designkit (Ternary Search Engine) der 2. Generation,
das die konkurrenzlosen RAM-Funktionen des ABAX2P1-Bauteils
eindrucksvoll unter Beweis stellt und dabei genau die Art von
hochleistungsfähigen Suchfunktionen liefert, die für Spitzenrouter und
NGFW benötigt werden.

Um Benutzern das Design zu erleichtern, bietet das Unternehmen
außerdem eine komplette Auswahl an Designvorlagen und Soft-IP-Cores
an, die auf zahlreiche betriebskritische Funktionen in
hochleistungsfähigen Paketverarbeitungsanlagen zugeschnitten sind.
Hierzu zählen ein 600-Gbps-Paketklassifizierer, ein
64-bit-CRC-Generator mit 100-Gbps-Unterstützung und ein
1,3-Tbps-L2-Paketparser.

"Die von uns präsentierten Funktionen sind selbst für
fortschrittlichste FPGAs außer Reichweite", so Dennis Segers, Tabulas
Chief Executive Officer. "Mit dieser umfassenden Sammlung
programmierbarer Lösungen bieten wir einzigartige Unterstützung beim
derzeit stattfindenden Umstieg von 10G auf 40G und 100G."

Tabulas vier technologische Kernkomponenten

-- Anstatt auf Raum wird bei der 3D-Architektur Spacetime als dritte
Dimension auf Zeit gesetzt. Jede einzelne Ressource des Chips kann rasch
reprogrammiert werden und mehrere unterschiedliche Funktionen pro
Anwenderzyklus durchführen - in der aktuellen Generation bis zu 12. Mit
Spacetime ausgestattete Chips, auch 3PLDs genannt, werden dennoch so
präsentiert, als würden sie über drei räumliche Dimensionen
verfügen. Dabei werden all ihre Ressourcen auf 12 Schichten bzw. Folds
verteilt, wodurch die Chipgröße im Vergleich zu FPGAs deutlich sinkt.
Darüber hinaus arbeiten alle Komponenten eines 3PLD - Logikblock, RAM,
Multiplikationsakkumulatoren und Zwischenverbindung - Hand in Hand mit
bis zu 2 GHz und schaffen bestehende Leistungsengpässe von FPGAs
problemlos aus der Welt.
-- Der Stylus-Compiler vereint hochmoderne Technologien wie sequenzielles
Timing, routergestützte Platzierung und automatische Co-Optimierung von
Leistung und Dichte - und bietet so ein einfacheres, noch intuitiveres
RTL-Design und eine schnellere Timing-Closure-Schleife.
-- Durch Tabulas Partnerschaft mit Intel wurden die nötigen
Voraussetzungen geschaffen, um Bauteile der ABAX2-P-Reihe auf Basis des
fortschrittlichen 22nm-Tri-Gate-Prozesses von Intel herstellen zu
können. Die 3D-Tri-Gate-Transistoren sind die fortschrittlichsten der
Welt. Sie bieten beispiellose Geschwindigkeit bei niedriger
Betriebsspannung und senken somit den Stromverbrauch. Im Rahmen dieser
bedeutenden Allianz kann die Produktionskapazität bei Bedarf auch
gezielt erweitert werden, sodass selbst höchste Nachfragevolumina
problemlos bewältigt werden.
-- Der ABAX2P1 3PLD ist ein 12-faches Spacetime-Bauteil, das neben
einzigartigen RAM- und Logikblöcken auch passgenaue, hardwaregestützte
IP-Blöcke bietet. Durch diese Kombination eignen sich dieser und
zukünftige Chips der ABAX2-P-Reihe hervorragend für anspruchsvollste
Paketverarbeitungsanwendungen.

Mit diesen vier Einzelkomponenten wird Tabulas hochleistungsfähige
Paketverarbeitungs-Sammlung zu einer programmierbaren Lösung, die
branchenführende Leistung garantiert und problemlos in komplexeste
Kommunikations- und Netzwerkfunktionen eingebunden werden kann.

Näheres zum ABAX2P1

Der ABAX2P1 3PLD vereint bedeutende Funktionen, mit deren Hilfe
Systemdesigner hochleistungsfähige Router, Switches, NGFW und weitere
Kommunikationssysteme entwickeln können. Hierzu zählen:

-- Eine programmierbare Struktur, die mit jeder einzelnen Komponente des
Chips - Logikblock, RAM, MAC-Blöcke und Zwischenverbindung - einen
Durchsatz von 2 GHz unterstützt.
-- 23,3 Megabyte über On-Chip-Speicher mit 12 und 24 Ports und einem
Datendurchsatz von 13,8 TB/s, was zur Unterstützung mehrerer
100G-Streams ausreicht.
-- Mehrere eingebaute und hardwaregestützte DDR3-Controller mit einer
maximalen DDR3-Durchsatzrate von 2,133 GT/s bieten die nötige
Bandbreite, um externes Paket-Buffering und die Speicherung von
Suchtabellen für multiple 100G-Streams zu ermöglichen.
-- Mehrere eingebaute und hardwaregestützte 100G-Ethernet-MACs stellen ein
problemloses Timing Closure und eine geringe Ressourcenauslastung der
ultra-hochleistungsfähigen Standardblöcke sicher.

Verfügbarkeit

Das erste Set hochleistungsfähiger Paketverarbeitungslösungen ist
als Bestandteil von Stylus ab sofort verfügbar. Weitere Angebote sind
in Planung und werden monatlich veröffentlicht. Entwicklungsmuster
des ABAX2P1 werden ab dem 3. Quartal verfügbar sein.

Informationen zu Tabula

Als innovativster Anbieter programmierbarer Logik-Lösungen der
Branche bietet Tabula wegweisende Funktionen für die derzeit
anspruchsvollsten Systemanwendungen. Die ABAX2-Familie verschiedener
Universal-3PLDs (3D Programmable Logic Devices) des Unternehmens
basiert auf Tabulas patentierter Spacetime-Architektur und wird durch
den Stylus-Compiler unterstützt. Zu geringen Stückpreisen setzt sie
im Hinblick auf den Funktionsumfang programmierbarer Bauteile völlig
neue Maßstäbe. Sie ist nicht nur bei FPGA-Anwendungen
reprogrammierbar, sondern auch in weiteren Anwendungsbereichen, bei
denen bisher nur ASICs oder ASSPs zum Einsatz kamen. Das Unternehmen
mit Firmensitz in Santa Clara im US-Bundesstaat Kalifornien
beschäftigt über 130 Mitarbeiter und hat ein Führungsteam aus
Branchenveteranen und erfolgreichen Unternehmern zusammengestellt.
Tabula wird von führenden Investoren unterstützt, die einen
langfristigen Ansatz verfolgen und die dauerhafte Marktführerschaft
anstreben. Für nähere Informationen besuchen Sie die Tabula-Website
auf www.tabula.com [http://www.tabula.com/]

© 2013 Tabula, Inc. Alle Rechte vorbehalten. Tabula, das
Tabula-Logo, ABAX2, das ABAX2-Logo, Spacetime, das Spacetime-Logo,
Stylus, das Stylus-Logo und alle sonstigen an dieser Stelle genannten
Marken sind in den Vereinigten Staaten und sonstigen Ländern
geschützte Marken von Tabula, Inc. Alle sonstigen Markenzeichen sind
Eigentum ihrer jeweiligen Inhaber.

Web site: http://www.tabula.com/

Pressekontakt:
KONTAKT: Sabrina Joseph, geschäftsführende Gesellschafterin,
560 S. Winchester Blvd., Suite 500, San Jose, CA, 95128,
+1-408-236-7373,
tabulapr@morphoses.com